Búfer de reloj 9DB833AGILF, TSSOP-48, 48-pin

El búfer de retardo cero Renesas Electronics 9DB833 admite requisitos PCIe Gen3, al tiempo que es compatible con versiones anteriores PCIe Gen2 y Gen1. El 9DB833 se acciona mediante un par de salida SRC diferencial de un IDT 932S421 o 932SQ420 o un generador de reloj principal equivalente.3 direcciones SMBus seleccionables varios dispositivos pueden Comparta el mismo segmento SMBus Contactos OE# Adecuado para aplicaciones de tarjeta Express Card PLL o modo de derivación PLL puede desjitter el reloj entrante Ancho de banda PLL seleccionable minimiza el pico de fluctuación en PLL de bajada Compatible con amplio espectro entrada de distribución de trazas reloj para EMI baja